1. La evolución del CPO y el cuello de botella térmico de los moduladores de microring
El crecimiento explosivo de los clústeres de computación de IA y la evolución de en el centro de datos Las velocidades de interconexión de 100 Gbps/carril y superiores han impulsado la transformación de la tecnología de Óptica Coempaquetada (CPO) desde su concepción hasta su implementación a gran escala. Su valor fundamental reside en romper con la arquitectura discreta tradicional de "módulo óptico + placa base" y en el coempaquetado de chips optoelectrónicos en el mismo sustrato, lo que reduce la pérdida de interconexión en más del 60 % y el consumo de energía en un 30 %, convirtiéndola en la piedra angular para soportar velocidades ultrarrápidas. Interconexión de IA y escenarios de comunicación de alta densidad. Los moduladores de microanillo (MRM) se han convertido en los dispositivos optoelectrónicos esenciales de los motores ópticos CPO gracias a su tamaño micrométrico, su altísima eficiencia de modulación y su compatibilidad natural con la tecnología de multiplexación por división de longitud de onda (WDM). Sin embargo, debido a las propiedades intrínsecas del material y al entorno térmico extremo del encapsulado CPO, la estabilidad térmica se ha convertido en un obstáculo clave que limita su rendimiento. La deriva resonante de la longitud de onda causada por el efecto termoóptico y la deformación estructural de la guía de onda debido a la expansión térmica perjudican directamente el contraste de modulación y el aislamiento del canal, lo que finalmente provoca que la tasa de error de bits (BER) del sistema supere el umbral de tolerancia.
A diferencia de los relajados térmico Entorno de los módulos ópticos enchufables tradicionales, la integración de alta densidad, la alta concentración de potencia y las características de diseño compacto de CPO Embalaje avanzado Se plantean requisitos innovadores para el diseño de moduladores de microring con estabilidad térmica. Es necesario lograr avances profundos en cuatro dimensiones: la esencia del entorno térmico, el mecanismo del dispositivo, la adaptación del empaquetado y la colaboración del sistema, en lugar de simplemente aplicar esquemas tradicionales de control de temperatura. Desde la perspectiva de la práctica industrial, la selección actual de la ruta técnica de moduladores CPO fotónicos de silicio también confirma la posición central de la estabilidad térmica. Los esquemas convencionales incluyen estructuras MZM (Modulador de Mach-Zehnder) fotónicas de silicio, estructuras de microring fotónicas de silicio, etc. Si bien los MZM tienen una mejor estabilidad térmica, su gran tamaño dificulta su adaptación a las necesidades de integración de alta densidad de los CPO. Los moduladores de microring se han convertido en la opción preferida de empresas líderes como TSMC y NVIDIA debido a su pequeño tamaño, pero su alta sensibilidad a la temperatura debe compensarse con diseños como calentadores integrados. Esto resalta aún más la necesidad de la idea del "diseño de control de temperatura multidimensional".
Este diagrama ilustra la estructura central de la tecnología Co-Packaged Optics (CPO) de TSMC, que integra un chip electrónico y un chip fotónico de silicio en un solo paquete, utilizando un modulador de microring para convertir señales eléctricas en señales ópticas a alta velocidad.
La capa inferior cuenta con pines de bola de soldadura para conexiones externas. La capa verde del chip fotónico de silicio contiene el modulador de microanillo rojo, que recibe señales eléctricas y genera señales ópticas. La capa gris del chip electrónico (EIC) impulsa y controla el chip fotónico de silicio, mientras que el sustrato de silicio superior proporciona soporte físico e interconexión.
Las señales ópticas generadas por el modulador de microring se acoplan a una fibra óptica a través de una estructura en ángulo, lo que permite conexiones ópticas de ultra alta velocidad y bajo consumo entre chips informáticos y dispositivos externos, y resuelve el cuello de botella del ancho de banda de la transmisión de señales eléctricas tradicionales.
La capa inferior cuenta con pines de bola de soldadura para conexiones externas. La capa verde del chip fotónico de silicio contiene el modulador de microanillo rojo, que recibe señales eléctricas y genera señales ópticas. La capa gris del chip electrónico (EIC) impulsa y controla el chip fotónico de silicio, mientras que el sustrato de silicio superior proporciona soporte físico e interconexión.
Las señales ópticas generadas por el modulador de microring se acoplan a una fibra óptica a través de una estructura en ángulo, lo que permite conexiones ópticas de ultra alta velocidad y bajo consumo entre chips informáticos y dispositivos externos, y resuelve el cuello de botella del ancho de banda de la transmisión de señales eléctricas tradicionales.
2. La esencia del entorno térmico del CPO: alta densidad y diafonía térmica
En comparación con el modo de implementación de los módulos ópticos tradicionales, con disipación de calor independiente y aislamiento físico de los chips eléctricos, la principal contradicción del encapsulado CPO reside en el problema de acoplamiento entre la carga térmica concentrada y las limitadas rutas de difusión térmica que ofrece la integración de alta densidad. Su entorno térmico no es una conducción lineal de una única fuente de calor, sino un sistema complejo con múltiples fuentes de calor, múltiples rutas y un fuerte acoplamiento: chips de conmutación (densidad de flujo térmico de hasta 1000 W/cm² o superior), chips de aceleración (XPU) y motores ópticos (consumo de energía de un solo canal de 5-10 mW, nivel de matriz de hasta decenas de vatios) se disponen densamente sobre el mismo sustrato de alta velocidad (como un intercalador de silicio o un sustrato orgánico).
El calor genera una acumulación térmica tridimensional mediante la conducción del sustrato, la radiación entre chips y la convección intracavitaria, lo que resulta en una temperatura de unión del área del motor óptico generalmente entre 15 y 25 °C superior a la de los módulos tradicionales. Más importante aún, el diseño compacto del encapsulado CPO (el tamaño del sustrato suele ser del orden de decenas de milímetros) hace que la diafonía térmica presente las características de "acoplamiento fuerte de campo cercano y superposición de campo lejano": la distancia entre el circuito controlador, el fotodetector y el modulador de microring dentro del motor óptico es de tan solo cientos de micras. El calentamiento local formará un gradiente térmico a microescala, y la diferencia de temperatura entre microrings de diferentes canales puede alcanzar los 5-8 °C, lo que supera con creces el umbral de tolerancia de 2-3 °C de los módulos tradicionales. Esto provoca directamente el desequilibrio de la consistencia de la longitud de onda multicanal y provoca interferencias fatales en el sistema WDM.
3. Adaptación de procesos e innovación estructural: del RDL a la optimización del sustrato
Desde la perspectiva de la práctica de procesos industriales, los puntos críticos del entorno térmico del embalaje de CPO han promovido directamente la optimización colaborativa de la tecnología de embalaje y el diseño del dispositivo, lo que se refleja claramente en Integración heterogénea Rutas técnicas de empresas como TSMC, ASE Technology y Shenghe Jingwei, y es altamente consistente con la idea central de "control de temperatura de precisión + equilibrio de campo térmico". El esquema ASE CPO discutido previamente y el proceso de empaquetado 3D CPO de sustrato de vidrio de Shenghe Jingwei (Y11T359) adoptan la tecnología tradicional RDL (capa de redistribución). Sus materiales dieléctricos son polímeros orgánicos como PI, y las vías entre capas se llaman vías plásticas o TDV orgánicas (vías dieléctricas a través). Estas vías dieléctricas tienen una capacitancia parásita extremadamente pequeña debido a sus propiedades aislantes, que pueden cumplir con los requisitos de ancho de banda de la transmisión de alta velocidad CPO. Esto constituye una diferencia fundamental de TSV (vía de silicio a través): TSV generará capacitancia parásita MOS de óxido de metal semiconductor debido a su material semiconductor de silicio, lo que restringe seriamente el rendimiento del ancho de banda.
Este diagrama ilustra el diseño de interconexión vertical e integración de sistemas de un chip integrado fotónico de silicio. Su núcleo reside en permitir la operación colaborativa con circuitos externos mediante conexiones eléctricas tanto en el lado superior como en el inferior: el lado superior se conecta directamente al chip eléctrico de control mediante tecnología de enlace híbrido, mientras que el lado inferior se integra con el circuito integrado de aplicación específica (ASIC) mediante protuberancias de soldadura. Si bien esta estructura mejora la eficiencia de la transmisión de la señal, también presenta importantes desafíos para la gestión térmica. El sustrato de silicio, como base del chip, sirve como plataforma para dispositivos optoelectrónicos y como vía crítica para la conducción térmica. En términos generales, el uso de un placa de refrigeración líquida Dado que la placa base para refrigeración es un enfoque relativamente eficiente, la integración de alta densidad y el procesamiento de señales de alta frecuencia y alta velocidad generan una cantidad considerable de calor dentro del chip. Si este calor no se disipa eficazmente a través del sustrato y la estructura del encapsulado, se producirá una desviación del rendimiento y una menor fiabilidad de los dispositivos optoelectrónicos. Por lo tanto, la gestión térmica es un elemento fundamental en el diseño de estos chips fotónicos de silicio integrados, desde la arquitectura del chip hasta la implementación del encapsulado, y debe optimizarse junto con los esquemas de interconexión superior e inferior para garantizar el funcionamiento estable del sistema bajo cargas elevadas.
Sin embargo, los dieléctricos de polímeros orgánicos tradicionales presentan deficiencias obvias: son fáciles de descomponer a altas temperaturas y tienen un alto coeficiente de expansión térmica (CTE), que es propenso a la delaminación y grietas, lo que trae peligros ocultos a la confiabilidad de los moduladores de microring que funcionan en condiciones de calentamiento a largo plazo. Con base en esto, en su esquema de integración de fotónica de silicio CPO (refiriéndose a materiales como el discurso de empaquetado de fotónica de silicio OFC2025 Y11T96 de TSMC y la estructura de acoplamiento vertical de ensamblaje COUPE de fotónica de silicio Y11T151), TSMC evita de manera innovadora las vías RDL de resina PI tradicionales y las vías TSV, y optimiza el diseño estructural para las necesidades de resistencia a altas temperaturas de los moduladores de microring de alta velocidad: su transmisor adopta moduladores de microring, y una de las medidas principales es eliminar el sustrato de silicio original del chip integrado de fotónica de silicio. Combinado con la estructura de ensamblaje de acoplamiento vertical (Y11T151), se adapta a las necesidades de diseño de los calentadores incorporados sobre los microanillos, reduce la acumulación térmica y el estrés térmico del nivel del proceso, garantiza la confiabilidad de los materiales en condiciones de calentamiento a largo plazo y, al mismo tiempo, tiene en cuenta la optimización del ancho de banda (Y11T299) y el control del consumo de energía (Y12T14, Y11T323).
4. Control térmico multidimensional: refrigeración activa, diseño y estándares de fiabilidad
Este es un caso típico de aterrizaje de la idea de “adaptación del proceso de envasado al entorno térmico”, y un paso crítico en la gestión térmica del CPOLa clave para resolver este problema reside en romper con el enfoque tradicional de "disipación pasiva de calor + aislamiento simple" y construir un sistema de diseño activo de "control preciso de temperatura + equilibrio del campo térmico". En primer lugar, para abordar el problema del aumento repentino de la densidad térmica, es necesario adoptar un esquema de "disipación jerárquica de calor + conducción direccional de calor". Por ejemplo, se implementa una estructura de refrigeración líquida de microcanales bajo chips eléctricos de alta potencia para exportar rápidamente el calor del núcleo mediante convección forzada del fluido de trabajo líquido, y al mismo tiempo se equipa una cámara de vapor ultrafina en el área del motor óptico para controlar la fluctuación de la temperatura de la unión local del modulador de microanillos con una precisión de ±1 °C.
Este diagrama ilustra la estructura básica del CPO (óptica coempaquetada), con un requisito clave de diseño: la temperatura de transición vítrea (Tg) del material de relleno de la junta de soldadura BGA debe ser >200 °C. Este requisito contribuye directamente al objetivo principal de la gestión térmica del CPO. En la sección transversal, el CPO consta de un sustrato de silicio, un chip eléctrico (EIC), un chip fotónico de silicio y un sustrato de coempaquetado, con cada capa conectada eléctrica y mecánicamente mediante juntas de soldadura BGA. Debido a su alta integración y densidad de potencia, el flujo térmico del CPO es mucho mayor que el del empaquetado tradicional, lo que genera entornos de alta temperatura constante durante la operación y la fabricación, lo que impone importantes retos a la fiabilidad térmica. La selección de materiales de relleno con Tg >200 °C responde precisamente a esta necesidad de gestión térmica. Dichos materiales mantienen la rigidez estructural a altas temperaturas, mitigando la tensión causada por la discordancia de expansión térmica entre diferentes materiales y previniendo la deformación de la junta de soldadura y el fallo por fatiga debido a los ciclos térmicos. Esto respalda el funcionamiento estable a largo plazo en escenarios de comunicación óptica de alta velocidad y es un componente crítico para garantizar la confiabilidad termomecánica en el sistema de gestión térmica del CPO.
En segundo lugar, optimizar la disposición térmica del sustrato y el diseño del aislamiento térmico, construir un modelo de distribución del campo térmico basado en simulación térmica de elementos finitos (como ANSYS Icepak), disponer la matriz de microrings en la zona térmicamente neutra del sustrato, bloquear la ruta de conducción térmica desde chips de alta potencia a microrings mediante ranuras de aislamiento térmico (ancho ≥200 μm) y medios de baja conductividad térmica (como juntas cerámicas de nitruro de aluminio), y controlar la distancia entre microrings para que sea ≥100 μm para reducir la diafonía térmica entre canales. En tercer lugar, establecer estándares de gestión y control del umbral térmico del empaquetado CPO, y aclarar el límite superior de la temperatura de la unión de operación del motor óptico ≤45 ℃ y la diferencia de temperatura entre canales ≤3 ℃ en combinación con las características de deriva de temperatura de microrings y los requisitos de transmisión del sistema, para evitar el impacto del entorno térmico en el rendimiento de microrings desde la fuente.
